Équipe SMH : Systèmes et Microsystèmes Hétérogènes

Différences entre les versions de « Thèses »

De Équipe SMH : Systèmes et Microsystèmes Hétérogènes
Aller à la navigation Aller à la recherche
Ligne 6 : Ligne 6 :
 
* [[Media:Formulaire-Thèse-SMH-LH-JBK-2015.pdf|Capteurs de contrainte intégrés et simulation de systèmes intégrés sous contrainte]]<br />'''Directeurs :''' Luc Hebrard, Jean-Baptiste Kammerer<br />'''Résumé :''' La puissance dissipée par les systèmes intégrés de type « smart power » et les conditions extrêmes dans lesquelles ces circuits sont souvent utilisés conduisent à la présence de très fortes contraintes thermo-mécaniques sur les puces. Les conséquences peuvent être multiples, allant de la dégradation des performances du circuit jusqu’à son éventuelle rupture. Ce sujet est fortement d’actualité et les industriels du secteur cherchent des solutions :<br /> 1) pour intégrer des capteurs de contrainte leur permettant de monitorer l’état du circuit<br /> 2) de simuler leurs circuits complexes en tenant compte des contraintes provenant des couplages thermo-mécano-électriques<br /><br />  L’équipe SMH a développé un simulateur de circuits intégrés thermo-électrique qu’elle a récemment étendu pour qu’il tienne compte des effets thermo-mécano-électriques. Il reste encore à développer les modèles de transistors tenant compte des effets piézo-résistifs pour tirer pleinement partie de ce simulateur multi-physique à haut-niveau. D’autre part, elle travaille depuis plus de quinze ans sur le développement de capteurs magnétiques dont la structure peut aussi servir de capteurs de contraintes. Sur ces bases, l’objectif de cette thèse est :<br /> 1) d’étendre le champ d’investigation de l’équipe en développant des capteurs de contrainte basés entre autres sur une adaptation des architectures de capteurs magnétiques déjà mises au point par l’équipe. On visera un capteur permettant de mesurer les 3 contraintes uniaxiales et les 3 contraintes de cisaillement.<br /> 2) d’introduire la piézo-résistivité dans les modèles des composants (transistors, résistances) et de développer des modèles compacts des capteurs de contraintes. <br /> 3) de réaliser un prototype pour valider les capteurs de contraintes et leur simulation.
 
* [[Media:Formulaire-Thèse-SMH-LH-JBK-2015.pdf|Capteurs de contrainte intégrés et simulation de systèmes intégrés sous contrainte]]<br />'''Directeurs :''' Luc Hebrard, Jean-Baptiste Kammerer<br />'''Résumé :''' La puissance dissipée par les systèmes intégrés de type « smart power » et les conditions extrêmes dans lesquelles ces circuits sont souvent utilisés conduisent à la présence de très fortes contraintes thermo-mécaniques sur les puces. Les conséquences peuvent être multiples, allant de la dégradation des performances du circuit jusqu’à son éventuelle rupture. Ce sujet est fortement d’actualité et les industriels du secteur cherchent des solutions :<br /> 1) pour intégrer des capteurs de contrainte leur permettant de monitorer l’état du circuit<br /> 2) de simuler leurs circuits complexes en tenant compte des contraintes provenant des couplages thermo-mécano-électriques<br /><br />  L’équipe SMH a développé un simulateur de circuits intégrés thermo-électrique qu’elle a récemment étendu pour qu’il tienne compte des effets thermo-mécano-électriques. Il reste encore à développer les modèles de transistors tenant compte des effets piézo-résistifs pour tirer pleinement partie de ce simulateur multi-physique à haut-niveau. D’autre part, elle travaille depuis plus de quinze ans sur le développement de capteurs magnétiques dont la structure peut aussi servir de capteurs de contraintes. Sur ces bases, l’objectif de cette thèse est :<br /> 1) d’étendre le champ d’investigation de l’équipe en développant des capteurs de contrainte basés entre autres sur une adaptation des architectures de capteurs magnétiques déjà mises au point par l’équipe. On visera un capteur permettant de mesurer les 3 contraintes uniaxiales et les 3 contraintes de cisaillement.<br /> 2) d’introduire la piézo-résistivité dans les modèles des composants (transistors, résistances) et de développer des modèles compacts des capteurs de contraintes. <br /> 3) de réaliser un prototype pour valider les capteurs de contraintes et leur simulation.
  
* [[Media:Formulaire-Thèse-SMH-LH-JBK-2015.pdf|Caméra à balayage de fente intégrée à résolution temporelle proche de 100 ps]]<br />'''Directeurs :''' Luc Hebrard, Jean-Baptiste Kammerer<br />'''Résumé :'''<br /> L’équipe SMH du laboratoire ICube développe des systèmes d’imagerie rapide intégrés capables d’observer des événements lumineux dans le domaine de la centaine de picoseconde. Le taux d’échantillonnage de ces systèmes atteint le tera (1012) échantillons par seconde. Pour pouvoir assurer ce débit instantané extrême, l’architecture du circuit est du type « balayage de fente », c’est-à-dire que le signal lumineux est échantillonné spatialement selon une ligne de photodiodes dont les signaux sont ensuite échantillonnés temporellement à haute cadence (l’ordre de 10 GHz). L’avancé du laboratoire dans ce domaine est remarquable et la maturité de cette recherche permet d’envisager sérieusement une valorisation à court terme. La dernière réalisation affiche une résolution temporelle de 450 ps et un taux d’échantillonnage de 8GHz par voie. Le but de la thèse est de réaliser un démonstrateur de caméra à balayage de fente qui intégrera plusieurs nouvelles fonctionnalités telle que :<br />
+
* [[Media:Formulaire-Thèse-SMH-LH-JBK-2015.pdf|Caméra à balayage de fente intégrée à résolution temporelle proche de 100 ps]]<br />'''Directeurs :''' Luc Hebrard, Jean-Baptiste Kammerer<br />'''Résumé :'''<br /> L’équipe SMH du laboratoire ICube développe des systèmes d’imagerie rapide intégrés capables d’observer des événements lumineux dans le domaine de la centaine de picoseconde. Le taux d’échantillonnage de ces systèmes atteint le tera (1012) échantillons par seconde. Pour pouvoir assurer ce débit instantané extrême, l’architecture du circuit est du type « balayage de fente », c’est-à-dire que le signal lumineux est échantillonné spatialement selon une ligne de photodiodes dont les signaux sont ensuite échantillonnés temporellement à haute cadence (l’ordre de 10 GHz). L’avancé du laboratoire dans ce domaine est remarquable et la maturité de cette recherche permet d’envisager sérieusement une valorisation à court terme. La dernière réalisation affiche une résolution temporelle de 450 ps et un taux d’échantillonnage de 8GHz par voie. Le but de la thèse est de réaliser un démonstrateur de caméra à balayage de fente qui intégrera plusieurs nouvelles fonctionnalités telle que :<br /> Le circuit sera développé sur une technologie CMOS SiGe 180 nm afin de pouvoir obtenir une fréquence d’échantillonnage de l’ordre de 15 GHz par voie. Les transistors à hétérojonctions SiGe seront mises en oeuvre pour concevoir l’étage d’amplification transimpédance rapide du circuit.
:* le post triggering
 
:* l’ajustement de la base de temps sur une large dynamique
 
:* l’amplification du signal par effet d’avalanche
 
:* l’amplification du signal par amplificateur transimpédance résistive et capacitive
 
:* le partage de banc mémoire, etc. <br /> Le circuit sera développé sur une technologie CMOS SiGe 180 nm afin de pouvoir obtenir une fréquence d’échantillonnage de l’ordre de 15 GHz par voie. Les transistors à hétérojonctions SiGe seront mises en oeuvre pour concevoir l’étage d’amplification transimpédance rapide du circuit.
 
  
 
== Thèses en cours ==
 
== Thèses en cours ==

Version du 20 avril 2015 à 10:17


Proposition de sujets de thèse pour la rentrée 2015

Contrats doctoraux de l'université

  • Capteurs de contrainte intégrés et simulation de systèmes intégrés sous contrainte
    Directeurs : Luc Hebrard, Jean-Baptiste Kammerer
    Résumé : La puissance dissipée par les systèmes intégrés de type « smart power » et les conditions extrêmes dans lesquelles ces circuits sont souvent utilisés conduisent à la présence de très fortes contraintes thermo-mécaniques sur les puces. Les conséquences peuvent être multiples, allant de la dégradation des performances du circuit jusqu’à son éventuelle rupture. Ce sujet est fortement d’actualité et les industriels du secteur cherchent des solutions :
    1) pour intégrer des capteurs de contrainte leur permettant de monitorer l’état du circuit
    2) de simuler leurs circuits complexes en tenant compte des contraintes provenant des couplages thermo-mécano-électriques

    L’équipe SMH a développé un simulateur de circuits intégrés thermo-électrique qu’elle a récemment étendu pour qu’il tienne compte des effets thermo-mécano-électriques. Il reste encore à développer les modèles de transistors tenant compte des effets piézo-résistifs pour tirer pleinement partie de ce simulateur multi-physique à haut-niveau. D’autre part, elle travaille depuis plus de quinze ans sur le développement de capteurs magnétiques dont la structure peut aussi servir de capteurs de contraintes. Sur ces bases, l’objectif de cette thèse est :
    1) d’étendre le champ d’investigation de l’équipe en développant des capteurs de contrainte basés entre autres sur une adaptation des architectures de capteurs magnétiques déjà mises au point par l’équipe. On visera un capteur permettant de mesurer les 3 contraintes uniaxiales et les 3 contraintes de cisaillement.
    2) d’introduire la piézo-résistivité dans les modèles des composants (transistors, résistances) et de développer des modèles compacts des capteurs de contraintes.
    3) de réaliser un prototype pour valider les capteurs de contraintes et leur simulation.
  • Caméra à balayage de fente intégrée à résolution temporelle proche de 100 ps
    Directeurs : Luc Hebrard, Jean-Baptiste Kammerer
    Résumé :
    L’équipe SMH du laboratoire ICube développe des systèmes d’imagerie rapide intégrés capables d’observer des événements lumineux dans le domaine de la centaine de picoseconde. Le taux d’échantillonnage de ces systèmes atteint le tera (1012) échantillons par seconde. Pour pouvoir assurer ce débit instantané extrême, l’architecture du circuit est du type « balayage de fente », c’est-à-dire que le signal lumineux est échantillonné spatialement selon une ligne de photodiodes dont les signaux sont ensuite échantillonnés temporellement à haute cadence (l’ordre de 10 GHz). L’avancé du laboratoire dans ce domaine est remarquable et la maturité de cette recherche permet d’envisager sérieusement une valorisation à court terme. La dernière réalisation affiche une résolution temporelle de 450 ps et un taux d’échantillonnage de 8GHz par voie. Le but de la thèse est de réaliser un démonstrateur de caméra à balayage de fente qui intégrera plusieurs nouvelles fonctionnalités telle que :
    Le circuit sera développé sur une technologie CMOS SiGe 180 nm afin de pouvoir obtenir une fréquence d’échantillonnage de l’ordre de 15 GHz par voie. Les transistors à hétérojonctions SiGe seront mises en oeuvre pour concevoir l’étage d’amplification transimpédance rapide du circuit.

Thèses en cours

  • Depuis octobre 2014 : Elise ROSATI sous la direction de C. Lallement - Co-encadrement M. Madec.
Elaboration d’outils de conception pour l’ingénierie biologique.
Résumé - Le développement de nouvelles technologies dans le domaine des biotechnologies a rendu possible l’émergence de nouvelles applications telles que la biologie de synthèse ou les laboratoires sur puce.La biologie de synthèse a pour objectif la conception par des méthodes rationnelles de fonctions biologiques artificielles.Les laboratoires sur puce s’inscrivent à l’interface entre la biologie et avec les autres domaines des sciences pour l’ingénieur. Ces deux champs d’application présentent un fort potentiel d’évolution. Pour accélérer l’émergence de nouvelles applications dans ces domaines, l’amélioration des technologies doit s’accompagner du développement des outils d’aide à la conception associés. Pour ce faire, l’approche que nous avons développée consiste à réinvestir le savoir-faire acquis pour la microélectronique en adaptant les outils aux spécificités de ces applications émergentes. Les travaux préliminaires, principalement axés sur la modélisation, ont permis d’ouvrir trois nouvelles voies :
1) L’adaptation de nos travaux sur les technologies de la conception microélectronique aux domaines décrits ci-dessus.
2) Le développement de nouveaux outils pour la biologie de synthèse et leur insertion dans le flot de conception.
3) L’extension des travaux sur la biologie de synthèse actuels à d’autres champs des biotechnologies.
Le but de cette thèse est de continuer à prospecter dans ces trois voies.


  • Depuis mai 2014 : Salim El GOULI sous la direction de C. Lallement et Jean-Michel Sallèse
Etude et modélisation du comportement fréquentiel du transistor MOS du type UTBB FDSOI pour la conception de circuits intégrés à Hautes Fréquences et basse consommation.
Nous nous intéressons au modèle de transistor du type UTBB FDSOI dans le but de servir les applications de conception de circuits dédiés aux signaux Analogues Mixtes, Hautes Fréquences, et nécessitant une très faible consommation. Le transistor UTBB FDSOI dispose d’une double-grille asymétrique; la grille avant est destinée à contrôler la performance nominale, et la grille arrière permet par le biais d’un contrôle électrostatique du canal de moduler le compromis entre performance et consommation. Les performances seront ensuite comparées au modèle FinFET 3D (BSIM CMG et EPFL-ICube ).
L’objectif de la thèse est de développer une méthodologie de caractérisation, de modélisation du comportement du transistor UTBB FDSOI en fonction de la fréquence et de valider cette approche dans les différents régimes de fonctionnement rencontrées par les signaux Analogues Mixtes et Hautes fréquences. Nous nous appuierons sur le travail de modélisation déjà réalisé au niveau des cœurs des modèles (UTSOI, BSIM IMG) pour les applications de circuits logiques et mémoires, et nous nous concentrerons sur les aspects spécifiques de modélisation non couverts jusqu’à ce jour et affectant l’intégrité des signaux Analogues Mixtes et Hautes Fréquences.


  • Depuis juin 2013 : Stéphanie GUITON sous la direction de C. Lallement et J. Haiech. Co-encadrement M. Madec.
Modélisation et conception d’un laboratoire sur puce permettant la détection de polluants en phase aqueuse.
Le but de cette thèse CIFRE sera de modéliser, concevoir et tester un laboratoire-sur-puce (LOC) basé sur une technologie microsystème du type IsFET (déjà existante), pour la détection des molécules (polluants) par les anticorps,
Les différentes briques constituantes du LOC sont: - L’écoulement fluidique-microfluidique - La Partie biologique - La Partie électrochimique - Le Traitement des signaux - . Les travaux se feront au sein de l’équipe Système et Micro-système Hétérogène (SMH) du laboratoire ICube, pour les aspects Modélisation, simulation, et à la société Burkert, pour les aspects Test et conception.


  • Depuis octobre 2012 : Vincent WLOTZKO sous la direction de W. Uhring
Conception et réalisation d’une caméra à balayage de fente à résolution temporelle picoseconde et à haut taux de répétition.
L’imagerie ultrarapide extrême est fondée sur des techniques de tubes à vide comme les tubes imageurs à balayage, ou encore les intensificateurs d’image. Cette technologie a atteint un degré de maturité tel qu’elle permet de capturer la lumière à un taux d’échantillonnage ultrarapide, typiquement de l’ordre de la picoseconde sur près d’un millier de voies ou bien quelques centaines de picosecondes sur plus de 100 000 pixels, portant le débit total aux alentours de 1 Péta-échantillons/s. Les caméras à balayage de fente utilisant cette technologie sont les instruments de détection directe de la lumière les plus rapides au monde. Les caméras actuelles offrent en effet une résolution de l’ordre de 2 picosecondes environ avec un rapport signal à bruit supérieur à 100.
Des avancées récentes dans les tubes à balayage permettent toutefois d’envisager de porter cette résolution temporelle à environ 1 ps. Le gain en résolution conduira à une meilleure caractérisation des phénomènes observés. Parallèlement à l’évolution des tubes, les sources lumineuses impulsionnelles ont également beaucoup progressé ces dernières années avec notamment un accroissement des taux de répétitions. Or les caméras à balayage de fente n’ont pas évolué à la même cadence, ce qui a conduit à une impossibilité de tirer parti des performances des sources récentes lorsqu’elles sont couplées à une caméra à balayage de fente. L’incompatibilité réside dans la difficulté à générer les signaux rapides et à haute tension pilotant le tube à balayage. Les générateurs inclus dans les caméras utilisent une électronique spécifique généralement basée sur des technologies de transistors à effet de champ à haute tension ce qui limite à la fois le taux de répétition et la vitesse de commutation. Or les nouvelles technologies de commutation en électronique solide (notamment les carbures de silicium) Si-C offrant des propriétés électriques et thermiques très propices à la commutation rapide de signaux à haute tension. Par ailleurs, de nouvelles techniques peuvent être mises en application sur les caméras comme les lignes à transmission non linéaire afin d’obtenir des signaux plus rapides tout en maintenant un haut taux de répétition. Le travail de thèse consiste à explorer ces différentes techniques et technologies afin de réaliser une caméra à balayage de fente offrant une résolution temporelle de 1 ps à un taux de répétition de 20 MHz. Afin d’être la plus versatile possible, la caméra intégrera également une fonction d’obturation. Les performances visées pour cette caméra sont à l’état de l’art et positionneront la société Optronis GmbH en tant que leader mondial dans le domaine des caméras à balayage de fente.
Cette thèse est réalisée en partenariat avec la société Optronis GmbH.


  • Depuis octobre 2012 : Imane MALLASS sous la direction de W. Uhring et de J.-P. Lenormand
Conception d’un imageur CMOS ultra rapide pour des applications à très faibles flux lumineux.
Le travail de thèse consiste à développer un imageur intégrant une photodiode PIN ou Pinned afin de mesurer de faibles flux lumineux. Une 1ère approche consiste en l’utilisation d’une technologie AsGa pour la photodiode PIN et une technologie BiCMOS standard pour les parties électroniques de conditionnement, de balayage, d’échantillonnage, de mémorisation et de lecture. L’autre approche utilise une technologie CMOS dédiée optique pour l’intégration des capteurs tels que la photodiode Pinned. D’autres points d’amélioration porteront sur l’augmentation des dimensions spatio-temporelles, de la précision temporelle et de la bande passante du système.


  • Depuis octobre 2012 : Maroua GARCI sous la direction de L. Hébrard
Simulateur de circuits intégrés mixtes pour la conception pour la fiabilité.
Les travaux portant sur la fiabilité des circuits intégrés à l'InESS ont débuté en 2006 dans le cadre de la thèse de Benoît Dubois. Des modèles compacts simples de transistors MOSFET intégrant les phénomènes de dégradation par porteurs chauds ont été développés. Ils ont permis d'évaluer par simulation la manière dont les performances d'un circuit évoluent au fur et à mesure que ses composants se dégradent. Cependant, pour estimer au mieux la dégradation d'un composant, il faut connaître sa température de fonctionnement réelle. Le développement d'un simulateur électro-thermique direct intégré dans un environnement de CAO microélectronique standard a ainsi débuté à l'InESS en 2009 avec la thèse de Jean-Christophe Krencker. Cet outil est actuellement opérationnel et permet la simulation électro-thermique de systèmes sur puces complets.
L'objectif principal de ce sujet de thèse est de développer un simulateur permettant d'estimer l'évolution des performances sur le long terme de systèmes intégrés mixtes complexes en se basant sur les résultats issus des deux thèses précitées. Pour cela, il faudra développer des modèles compacts performants de MOSFET conventionnels et de MOSFET haute-tension intégrant les phénomènes de vieillissement et adaptés au simulateur électro-thermique. Par la suite, des méthodologies permettant la modélisation à haut-niveau de blocs fonctionnels seront développées pour permettre la simulation de la fiabilité de systèmes intégrés de grande taille.


  • Depuis octobre 2012 : Rémi BONNARD sous la direction de W. Uhring et de J. Segura (CEA-Leti)
Vers le Térapixel par seconde, les nouvelles frontières de l’imagerie rapide pour les applications de demain.
L’imagerie constitue un domaine technologique en plein essor, les capteurs d’image et les écrans envahissent notre société pour apporter de l’information et répondre à toujours plus de besoins nouveaux. L’imagerie médicale, la vision augmentée pour l’automobile, les caméras de surveillance, les objets communicants (tablette, portable, PC …etc) sont de gros consommateurs d’image avec des bandes spectrales de plus en plus élargies (X, visible, infrarouge, Terahertz …).
Une des caractéristiques importantes réside sur la vitesse de cadencement des images en relation avec le format d’acquisition. On parle de caméra rapide lorsqu’il s’agit de capturer des mouvements très rapides (quelques milliers d’image par seconde). L’application visée dans cette thèse est d’adresser des millions d’images par seconde sur des formats de millions de pixels, il s’agira donc de pouvoir débiter plus d’un Terapixel par seconde alors que l’état de l’art aujourd’hui est limité à quelques Gigapixels par seconde. Cette thèse permettra donc de franchir cette frontière en mettant en œuvre à la fois : le formalisme mathématique pour modéliser et optimiser le traitement du signal, loa recherche de nouvelles architectures électroniques intégrées et l’utilisation des derniers développements de recherche technologiques en électronique intégré (l’empilement de circuit en 3D, les mémoires …)


  • Depuis octobre 2011 : Simon PAULUS sous la direction de L. Hébrard
Etude et développement d’un ASIC sûr de fonctionnement pour le conditionnement de signaux issus de capteurs industriels.
Le centre de recherche de la société ABB basé à Baden (Suisse) travaille depuis de nombreuses années sur la mise en œuvre de solutions innovantes pour la distribution et la transmission de puissance. Ce type d’applications industrielles nécessite le développement de capteurs de courant et de tension très performants et surtout très fiables, c'est-à-dire présentant des caractéristiques métrologiques garanties sur plusieurs décennies. Afin d’assurer une isolation galvanique suffisante, les capteurs de tension reposent généralement sur un diviseur résistif ou capacitif, et les capteurs de courant sur un transformateur d’intensité. Néanmoins, de part la présence d’un circuit magnétique, les transformateurs d’intensité présentent des dynamiques de mesure restreintes et des non-linéarités sources d’imprécision dans la mesure. L’utilisation d’un tore de Rogowski, bobinage sans circuit magnétique entourant le câble dans lequel passe le courant à mesurer, est une solution alternative intéressante car elle est généralement moins volumineuse, parfaitement linéaire et conduit à une dynamique de mesure beaucoup plus grande. L’électronique de conditionnement du capteur est néanmoins plus complexe car le signal fourni par le tore correspond à la dérivée du courant à mesurer.
L’objectif de cette thèse est de mettre au point un ASIC mixte (Application Specific Integrated Circuit) pour le conditionnement de capteurs de courant de type tore de Rogowski. Le système de mesure résultant devra être sûr de fonctionnement en intégrant notamment des fonctions d’auto-diagnostic et d’auto-calibrage afin de garantir précision et fiabilité sur le long terme (plusieurs décennies).

Thèses soutenues (depuis 2000)

  • 6 décembre 2013 : Yves GENDRAULT sous la direction de C. Lallement
Structuration du flot de conception en Biologie Synthétique. lien.
  • 19 septembre 2013 : Jérôme HEITZ sous la direction de C. Lallement et L. Hébrard
Étude, modélisation et conception d'un multicapteur chimique à base de CNTFET. lien.
  • 25 juin 2013 : Jean-Baptiste SCHELL sous la direction de L. Hébrard
Microsystème de positionnement dédié à l'instrumentation d'aiguilles pour intervention chirurgicale sous scanner IRM.
  • 23 novembre 2012 : Jean-Christophe KRENCKER sous la direction de L. Hébrard et Y. Hervé
Développement d’outils et de modèles CAO de haut niveau pour la simulation électrothermique de circuits mixtes en technologie 3D. Lien.
  • 13 juillet 2012 : Nicolas CHEVILLON sous la direction de C. Lallement
Étude et modélisation compacte du transistor FinFET ultime. Lien.
  • 27 janvier 2011 : Qing SUN sous la direction de Y. Hervé
Étude et conception d’un processeur neuronal analogique très faible consommation. Application au pilotage d’un pacemaker de nouvelle génération. Lien.
  • 18 novembre 2010 : François SCHWARTZ sous la direction de Y. Hervé
Méthodologie de conception de systèmes analogiques. Utilisation de l’inversion ensembliste. Lien.
  • 20 septembre 2010 : Ugur KURBAN sous la direction de L. Hébrard
Microcapteur magnétique 3D haute résolution compatible avec les technologies de l’intégration. Application au suivi magnétique de traces lors d’interventions endovasculaires.
  • 12 mai 2010 : Cyrius OUFFOUÉ sous la direction de L. Hébrard
Système intégré dédié à des applications de mesure de courant sans contact à gamme dynamique variable en milieu industriel.
  • 3 décembre 2009 : Mingchun TANG sous la direction de C. Lallement
Études et modélisation compacte du transistor FinFET". Lien.
  • 3 juillet 2009 : Benoît DUBOIS sous la direction de F. Braun
Méthodologie de conception de magnétomètre dans une approche mécatronique. Lien.
  • 18 novembre 2008 : Joris PASCAL sous la direction de L. Hébrard
Système intégré pour la mesure tridimensionnelle de champ magnétique dans un environnement d’imagerie médicale IRM. Application à la correction de signaux ECG perturbés. Lien.
  • 27 octobre 2008 : Vincent LORENTZ sous la direction de F. Braun et H. Ryssel
Conversion bidirectionnelle de tension DC pour applications de faible puissance. Lien.
  • 22 janvier 2008 : Lingchuan ZHOU sous la direction de F. Braun
Conception d’un capteur ECG intégré non-magnétique, compatible avec l’environnement IRM. Application à la synchronisation optimisée de l’imagerie cardiaque.
  • 27 novembre 2007 : Lingfei ZHOU sous la direction de Y. Hervé
Modélisation VHDL-AMS multi-domaine de structures intelligentes, autonomes et distribuées à base de MEMS. Lien.
  • 16 novembre 2007 : Birahim DIAGNE sous la direction de C. Lallement
Étude et modélisation compacte d’un transistor MOS SOI double-grille dédié à la conception. Lien.
  • 10 novembre 2006 : Morgan MADEC sous la direction de Y. Hervé
Conception, simulation et réalisation d’un processeur opto-électronique pour la reconstruction d’images médicales. Lien.
  • 8 décembre 2005 : Djaffar OULD ABDESLAM sous la direction de J. Mercklé et F. Braun
Techniques neuromimétiques pour la commande dans les systèmes électriques : Application au filtrage actif parallèle dans les réseaux électriques basse tension. Lien.
  • 3 décembre 2004 : Sébastien SNAIDERO sous la direction de Y. Hervé
Modélisation multidisciplinaire VHDL-AMS de systèmes complexes : Vers le prototypage virtuel. Lien.
  • 23 juin 2004 : Jean-Baptiste KAMMERER sous la direction de F. Braun
Capteurs intégrés pour la mesure à haute résolution de champs magnétiques.
  • 12 décembre 2003 : Fabien PRÉGALDINY sous la direction de D. Mathiot et C. Lallement
Étude et modélisation du comportement électrique des transistors MOS fortement submicroniques. Lien.
  • 1er juillet 2003 : Murielle TORREGROSSA sous la direction de P. Poulet et A. Deruyver
Reconstruction d’images obtenues par tomographie optique dans le proche infrarouge.
  • 7 mars 2003 : Bruno CASADEI sous la direction de B. Cunin
Conception et réalisation d’un capteur en technologie CMOS pour l’observation d’impulsions lumineuses brèves voisines de 1 ns.
  • 17 décembre 2002 : Hayet SOUFFI-KEBBATI sous la direction de F. Braun
Conception d’opérateurs numériques réutilisables : Application à une méthodologie d’implantation rapide et optimale d’algorithmes de commande de systèmes électriques.
  • 16 décembre 2002 : Youssef KEBBATI sous la direction de F. Braun
Développement d’une méthodologie de conception matériel à base de modules génériques VHDL/VHDL-AMS en vue d’une intégration de systèmes de commande électriques.
  • 9 décembre 2002 : Wilfried UHRING sous la direction de B. Cunin
Réalisation et caractérisation d’une caméra à balayage de fente synchroscan à résolution temporelle proche de la picoseconde.
  • 12 septembre 2002 : Mohamad Alaa Eddin ALALI sous la direction de S. Saadate et F. Braun
Contribution à l’étude des compensateurs actifs des réseaux électriques basse tension.
  • 27 mai 2002 : Vincent FRICK sous la direction de F. Braun
Étude et réalisation d’un capteur intégré pour la mesure de courant avec isolation galvanique en milieu industriel.
  • 24 avril 2002 : Chantal-Virginie ZINT sous la direction de B. Cunin
Tomographie optique proche infrarouge, résolue en temps, des milieux diffusants.
  • 21 septembre 2001 : Yann REIBEL sous la direction de B. Cunin
Développement et caractérisation d’une caméra vidéo numérique rapide (500 I/s) à haute résolution (10 bits). Application à la reconstruction 3D de surfaces microscopiques.
  • 20 novembre 2000 : Florent VAUTRIN sous la direction de F. Braun
Contribution à l’optimisation des mémoires analogiques rapides et bas bruit dans les technologies submicroniques.